FPGA（现场可编程门阵列）的功耗主要由以下几个因素构成：
静态功耗：
这是指即使FPGA内部电路没有工作，即没有发生逻辑翻转时，由于晶体管漏电流引起的功耗。漏电流包括源极到漏极的漏电流和栅极到衬底的漏电流，随着工艺技术的进步和晶体管尺寸的减小，漏电流会增加，导致静态功耗增大。
动态功耗：
这是指FPGA内部电路发生翻转时消耗的功耗，与信号触发和电容负载的充放电有关。动态功耗与节点电容、工作频率和内核电压成正比关系。FPGA设计中资源利用率高、时钟频率高、使用高速串行收发器等都会导致动态功耗增加。
IO功耗：
这是指FPGA的输入输出端口在翻转时对外部负载电容进行充放电所消耗的功耗。
工艺技术：
随着半导体工艺的发展，晶体管尺寸减小，虽然性能提高，但漏电流增大，导致静态功耗增加。
设计选择：
如使用通用I/O和高速串行收发器时，I/O标准和数据速率的选择也会影响功耗。
温度影响：
功耗的增加会导致FPGA发热量增大，若热量不能有效散播，可能会引起温度升高，影响FPGA的正常工作和可靠性。
降低FPGA功耗的措施包括优化设计以减少不必要的动态功耗、使用低功耗的工艺技术、降低工作电压、优化布局布线以减少寄生电容等。